# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-149760

(43)Date of publication of application: 31.05.1994

(51)Int.CI.

G06F 15/16 G06F 9/445

(21)Application number: 03-208228

(71)Applicant: TEXAS INSTR INC <TI>

(22)Date of filing:

20.08.1991

(72)Inventor: EINHORN KENNETH H J

STEWART JAY D

(30)Priority

Priority number: 90 570171

Priority date: 20.08.1990


Priority country : US

### (54) METHOD AND DEVICE FOR DIGITAL SIGNAL PROCESSING

(57)Abstract:

PURPOSE: To change a program related to a digital signal processor(DSP) without bringing the DSP into idle and reset states by transferring a program routine from a 1st memory for storing a program code to a 2nd memory according to the control of a processing unit.

CONSTITUTION: A CPU 20 transfers the program routine and a data parameter from a program memory 28 to one of DSP memories on a voice processing board(VPB) 26. The VPB 26 executes the program routine downloaded by the CPU 20. When the execution of the program routine is completed, the CPU 20 uploads a paremeter generated during the execution due to the DSP inside the VPB 26 and based on this parameter the program routine to be next executed by the DSP is judged. The respective program routines are considered as one part of an application program and the order or the like can be dynamically changed.



### **LEGAL STATUS**

[Date of request for examination]

20.08.1998

[Date of sending the examiner's decision of

01.11.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

# · (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-149760

(43)公開日 平成6

(51)Int.Cl.5

識別記号

厅内整理番号

FΙ

G06F 15/16 9/445 420 S 9190-5L

9367-5B

G 0 6 F 9/06

420 K

## 審査請求 未請求 請求項の数2(全 8 頁)

(21)出願番号

特願平3-208228

(22)出願日

平成3年(1991)8月20日

(31)優先権主張番号 570171

(32)優先日

1990年8月20日

(33)優先権主張国

米国(US)

(71)出願人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス,ノース

セントラルエクスプレスウエイ 13500

(72)発明者 ケネス エィチ、ジェイ、エインホーン

アメリカ合衆国テキサス州オースチン、ア パートメント ナンパー 5, ロス イン

ディオス トレイル 12325

(72)発明者 ジェイ ディー、スチュワート

アメリカ合衆国テキサス州シーダー パー

ク, バレイ パイク 3211


(74)代理人 弁理士 浅村 皓 (外3名)

## (54)【発明の名称】 ディジタル信号処理方法及び装置

### (57)【要約】

【目的】 ディジタル信号プロセッサをアイドル状態及 びリセット状態にすることなく、ディジタル信号プロセ ッサに関連されたプログラムを変更可能にするディジタ ル信号処理装置及び方法を提供する。

【構成】 メモリ (34) を接続したディジタル信号プ ロセッサ (32) がメモリ (34) のプログラム記憶領 域(42)に記憶されたプログラム・ルーチンを解釈す るプログラム・インタブリタ(40)を実行する。前記 プログラム・ルーチンは大きなアプリケーション・プロ グラムの複数部分である。前記プログラム・ルーチンは CPU (20) の制御を介してダウンロードされ、前記 CPU (20) はプログラム・ルーチンのライブラリを 接続しているプログラム・メモリ(28)に記憶する。



#### 【特許請求の範囲】

【請求項1】 ディジタル信号処理装置において、 ディジタル信号プロセッサと、

前記ディジタル信号プロセッサに接続されて前記ディジタル信号プロセッサにより実行されるべきプログラム・コードを記憶する第1のメモリと、

1

プログラム・ルーチンを記憶する第2のメモリと、 プログラム・ルーチンを前記第2のメモリから前記第1 のメモリへ転送させるように動作可能なインタフェース 回路と、

前記ディジタル信号プロセッサをアイドル状態に設定することなく、転送を完了することができるように、前記第2のメモリから前記第1のメモリへのプログラム・ルーチンの転送を制御する処理ユニットとを備えていることを特徴とするディジタル信号処理装置。

【請求項2】 ディジタル信号プロセッサを制御する方法において、

第1のメモリにおけるアプリケーション・プログラムに 関連した複数のプログラム・ルーチンを記憶するステップと、

第1のメモリから前記ディジタル信号プロセッサに接続 されている第2のメモリへプログラム・ルーチンを転送 するステップと、

前記ディジタル信号プロセッサをアイドル状態にすることなく、前記プログラム・ルーチンを完結できるように前記プログラム・ルーチンを解釈するインタプリタ・フログラムを実行するステップとを備えていることを特徴とする方法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、全般的に電子回路に関 し、特にディジタル信号処理装置及び方法に関する。

[0002]

【従来の技術】ディジタル信号処理は、音響、音声処理、地震学及び他の分野を含む多くの電子装置の重要な側面をなす。ディジタル信号処理は数列により表される信号処理に関する。数列の処理はしばしば極端に複雑なものとなる。

【0003】ディジタル信号プロセッサの集積回路は信号処理アルゴリズムを実行するために必要な機能を得るように設計されていた。これらのディジタル信号プロセッサは、関連のメモリに記憶されているプログラムを実行する点で一つのマイクロプロセッサに類似している。しかし、ディジタル信号プロセッサは、典型的に限せりでは、大規模なプログラムを実行するために、ディジタル信号プロセッサはアイドル状態に置かなければならず、一方プログラムの一部をそのローカル・モメリにロードし、かつリセット信号をディジタル信号プロセッサが処理を再開するときに供給する。

更に、DPSローカル・メモリに記憶されているプログラムを修飾するために、アイドル/ダウンロード/リセット手順が続いている。

【0004】DSPのメモリにおけるプログラムを変更する前記方法には、いくつかの問題がある。第1に、マイクロプロセッサがアイドル状態であり、新しいデータがそのメモリにダウンロードされるので、リアル・タイムの応答損失がある。更に、DSPのリセットは、DSPにレジスタ値を喪失させる恐れがあり、従って、レジスタ値はDSPをリセットする前にテキスト・メモリに記憶され、かつ再ロードされなければならない。これは、付加的な時間を必要とするものである。更に、あるDPSでは、リセット・ボタンが自己試験を実行状態にする結果となる。

[0005]

【発明が解決しようとする課題】従って、ディジタル信号プロセッサをアイドル及びリセット状態にすることなく、ディジタル信号プロセッサに関連するプログラムの変更が可能なディジタル信号プロセッサ装置及び方法に20 対する要請があった。

[0006]

【課題を解決するための手段】本発明によれば、従来技術に関連した欠点をほぼ除去するディジタル信号処理装置及び方法を開示するものである。

【0007】本発明のディジタル信号プロセッサは第1 のメモリに接続されたディジタル信号プロセッサを備え ている。前記ディジタル信号プロセッサが実行するプロ グラム・ルーチンを第2のメモリが記憶する。ディジタ ル信号プロセッサをアイドル状態に置くことなく転送を 30 完了するように、処理ユニットの制御に従って前記第1 のメモリから前記第2のメモリへプログラム・ルーチン を転送する動作が可能である。

【0008】本発明は、従来技術に対していくつかの技術的な利点を有する。まず、前記第1のメモリよりかなり大きな前記ディジタル信号プロセッサによりプログラムを効果的に実行することができるように、処理ユニットによってディジタル信号プロセッサから及びこれにプログラム・ルーチンを転送することができることである。前記第1のメモリに転送されるプログラムをダイナミンの順序を調製することができる。更に、特殊な実行から独立しているルーチンを疑似コード・フォーマットにより転送することができる。

【0009】本発明及びその効果をより完全に理解する ために、ここで、添付する図面に関連させて行なってい る以下の説明を以下参照する。

[0010]

【実施例】本発明の好ましい実施例は、図面の図1~図 5を参照することにより最も良く理解されるものであ 50 り、同一番号は種々の図面における同一及び対応する部

40

20

3

、 分に用いられている。

【0011】図1は通信システムのブロック図を示す。 本発明を図1の通信に関連して説明するが、本発明は、 ここで更に詳細に説明されるどのようなディジタル信号 処理システムにも適用可能である。

【0012】通信システム10は、T-1ラインに接続された電話制御部12と、電話制御部12に接続されたサービス制御部14と、データ・ベース管理システム(DBMS)16とを備えている。

【0013】動作において、DBMS16は顧客記録、会計情報、ボイス・データ・ファイル、及び大規模のデータ・ベースを必要とする他のデータを保持するメイン・フレーム・コンピュータである。サービス制御部14はデータ・ベース管理システム16と、通信システムのユーザとの間のインタフェースをなす。例えば、サービス制御部14はボイス・メール・システムを監督する。これは、データ・ベース管理システム16からメッセージを読み出すこと、発呼者に指令を促すこと等が必要となる。電話制御部12はT-1ラインのインタフェースをし、発呼者にボイス・データの実際の送受信を実行すると共に、通信プロトコルを管理する。

【0014】図2は図1の通信システム10の更に詳細なブロック図である。バス18は、好ましくは、NU-BUS基準に適合するものであり、CPU20、通信キャリア22、ディスク・インタフェース24、及び複数のボイス処理基板VPB26に接続されている。CPU20はプログラム・メモリ28に接続されている。ディスク・インタフェース24はハード・ディスク30即ち他の大容量メモリ装置に接続されている。VPB26はT-1バス31を介してT-1ラインにも接続されている。通信キャリア22はデータ・ベース管理システム16に接続されている。

【0015】 VPB26は電話制御部12を備えている。各VPB26は、図3に関連して更に詳細に説明されているように、複数のディジタル信号プロセッサ(DSP)を備えている。各VPB基板は、好ましくは、各VPB26がT-1ライン上の多重チャネルを処理する多重タスク・システムである。

【0016】CPU20は、好ましくは、多重プロセッサ、例えばモトローラ68030を備えている。プログラム・メモリ28はプログラム・ルーチンと、CPU20の制御に従ってVPB26に転送されるデータ・パラメータとを記憶している。CPU20はマイクロプロセッサに命令を制御するローカル・プログラム・メモリ(図示なし)も備えている。

【0017】通信キャリア22は、バス18とデータ・ベース管理システム16との間で情報を転送するための通信機能を有する。ディスク・インタフェース24は、バス18と、主としてボイス・メッセージ・サービスに関連した一時データを記憶するために用いるハード・デ 50

イスク30のようなマス・メモリ装置とを備えている。 【0018】動作において、CPU20はプログラム・メモリ28からVPB26へプログラム・ルーチン及びデータ・パラメータを転送する。VPB26はCPU20によりダウンロードされたプログラム・ルーチンを実行する。プログラム・ルーチンの実行を完了したときは、CPU20は他のプログラム・ルーチンをダウンロードすることもできる。

【0019】各プログラム・ルーチンはアプリケーション・プログラムの一部として考えることができる。 VPB26におけるアプリケーション・プログラムの一部のみを実行することにより、いくつかの効果が明らかとなる。第1に、プログラム・ルーチンは、アプリケーション・プログラムの実行を可能にし、そのメモリ必要量は VPB26に含まれているローカル・メモリよりも大い。第2に、アプリケーション・プログラムは、実行時間中にVPB26に転送されたプログラム・ルーチンの順序を修飾することにより、ダイナミックに調整することができる第3に、その進行中の動作を中断させることなく、付加的なサービス及び特徴を通信システム10に付加することができる。

【0020】図3はVPB26のブロック図を示す。各 VPB26は複数のDPS32個別的には(DSP32 a~DPS32cとして示す。)を備えている。各DS P32a~32cは、それぞれのDSPメモリ34a~ 34c及びそれぞれのT-1バッファ36a~36cを 有する。DSPメモリ34a~34cは、DSP32a ~32 c間の通信が可能なようにDSP32 a~32 c 間で交差接続されている。NU-BUS(図示なし)を インタフェースする回路は、テキサス・インスツルメン トTMS320C25集積回路を備えたものでもよい。 【0021】この実施例において、DSP32a~32 cは22はテキサス・インスツルメントTMS320C 30ディジタル信号プロセッサを備えたものでもよい。 各DSPメモリ34は (32ピット・バスのときは) 2 56×4バイトとして配列された1メガバイト・メモリ を有する。T-1バッファ36a~36cはミテル (M itel)MT8920STバス並列アクセス回路を備 えている。T-1パッファ36a~36cはDSP32 a~32cが発生する波形を変換してT-1ラインに送 出する適当な信号を得る。付加的なT-1チップは、例 えばミテルMT8980及びMT89760はT-1ラ インと通信することが必要である。

【0022】動作において、DSP32a~32cのうちの一つはCPU20によりダウンロードされたプログラム・ルーチンを実行する責任がある。他のDSP32a~32cは特定の機能に割り付けられる。例えば、DSP32a~32cのうちの一つは、話者従属の連続ディジット認識に取り付けられ、ここで、発呼者はキーパ

ッドを用いてディジットを入力するのではなく、受話器にディジットを話すことができる。割り付けられた他の機能は話者検定であり、話した識別コードを用いることにより話者が識別されると共に、検定される。話者検定では、話者従属の連続ディジット認識を用いて識別コードを判断し、当該の識別コードに対応するデータ・ベース管理システム16からボイス・テンプレートを読み出す。次いで、このボイス・テンプレートが実際に話されたコードと比較されて、発呼者が認定されたユーザであるか否かが判断される。

【0023】この実施例では3つのDSP及び関連するメモリ及びT-1バッファを示しているが、DSP32a~32cを用いる装置の性質に基づいて、それ以上又は以下のものを用いることもできる。

【0024】図4はCPU20から転送されたプログラ ム・ルーチンを実行する責任があるDSPに関連して、 DSPメモリ34a~34cを用いる方法を示す。DS Pメモリ34a~34cは3つの領域、即ちDSP制御 実行コード部38、プログラム・インタプリタ40及び プログラム記憶部42を有するものと考えることができ る。プログラム記憶部42は、CPU20からVPB2 6に転送したプログラム・ルーチン及びパラメータ・デ ータを記憶する。プログラム・ルーチンは、好ましく は、疑似コード・フォーマットによる。プログラム・イ ンタプリタ40は、プログラム記憶部42における疑似 コードのプログラム・ルーチンを解釈するコードを備え ている。DSP制御実行コード部38はCPU20によ って変更されていないコードを記憶する。このコード は、ダウンロードされたソフトウェアからの要求、マル チタスク処理、及びT-1及びNU-BUS転送プロト コルを含む。例えば、プログラム記憶部42にダウンロ ードされた疑似コードのプログラム・ルーチンは、キー

オフ・フック送信

パッド・ディジット5に対応するDTMF信号を表す機能「トーン発生5」を含むことができる。プログラム・インタプリタ40は命令を解釈し、かつ適当なDSP制御コードをアクセスして適当なDTMF信号を実行させる。

【0025】プログラム・インタプリタ40により解釈された実際のプログラム言語はアプリケーションによって異なる。以上で説明した通信システムの応用の場合は、以下のコマンドが含まれる。

#### 10 【0026】算術演算

算術演算: +、一、\*、/、mod、=及び一減算の場合の "一"

ブール演算:論理積、論理和、排他的論理和、否定 【0027】比較

比較は「もし~条件~ならば~ステートメント」の構築 に用いられ、真又は偽の評価を行なう。ストリング及び 整数の変数を共に比較することができる。

【0028】算術演算:=、!=、<、>、<=、>= プール演算:論理積、論理和、排他的論理和、等号

#### 0 【0029】機能

ATOI (strexpr): ディジット・ストリング をその数値表示に変換する。

CHR (intexpr):与えられた数に対応するA SCIIキャラクタを戻す。

ITOA (intexpr):数をその数を表すストリングに変換する。

LEN (strexpr):入力ストリングの長さを戻す。

VAL (strexpr):ストリングにおける第1の 30 キャラクタのASCII値を戻す。

#### 【0030】手順

指定されたチャネルにオフ・フック信号を送出する。

殆ど通信処理に関連している以下の手順を含む。

<i>ハ</i> ノロン ノム・ル	1 2 10, 1	加し通信を住に民産しているが「ツナ
<u>手順</u>	<u>説明</u>	
アンサ・フォン	着信呼を受信	するようにVPBを整え、呼を受信した
	ときはオンフ	ック検出ルーチンを活性にする。
ライン接続	入チャネル及	び出T-1チャネルを接続して、ライン
	の終端の発呼	者が互いに通話することができる。
トーン発生	指定された電	話回線上に電話信号を発生する。この電
	話信号は、D	TMFトーン、TOLIMFトーン、キ
	ーン押し下げ	「確認音、震音、ボンズ(bonds)等
	の特殊トーン	である。
モニタ	電話チャネル	を聞取り、何が聞こえるかを判断する。
プレー	ボイス・ファ	イルの内容を再生する。
確認	話者独立又は	話者依存(又は両者同時)確認。話者依
	存フレーズ上	でテンプレートの更新実行。
記録	指定したT-	1 ライン上の音をディジタル化データ・
	ファイルに記	録する。
トーン受信	電話チャネル	上のトーンを検出するタスクを活性にす
	<b>5</b> .	

これは、ネットワーク・スイッチから着信呼を受信す ることになる。

オン・フック送信

これはT-1チャネルの使用を終了する。ネットワー ク・スイッチにオン・フック信号を発生してチャネル を閉じると共に、VPBからの割り付けを終了する。 VPBを整えて出力T-1チャネルを用いる。

SICDR 検定

捕捉

話者から独立して連続ディジットの識別を実行する。 加入者のプロフィールから記憶したテンプレートによ り(記録された、即ちライブの)加入者の声を検定す る。ボイスが正しく検定されたときは、テンプレート が更新される。

オフ・フックの待機

出T-1チャネル上でオフ・フックが発生するのを待 機する。オフ・フックは、ネットワーク・スイッチが 出呼についてカード数及びカードIDを受信するよう に準備していることを表す。オフ・フックが検出され ると、オフ・フック検出ルーチンが活性される。

【0031】図5はダウンロードのフローチャートを示 す。プロック44では、プログラム・メモリ28から所 望のDSP32a~32cに対応するDSPメモリ34 a~34cヘプログラム・ルーチンをダウンロードす る。第1のプログラム・ルーチンをダウンロードした後 に、CPU20はシーケンスにおいて次にダウンロード されるプログラムのうちで最も可能性のあるプログラム を判断する(プロック46)。次いで、CPU20は、 DSP32a~32cがプログラム・ルーチンの実行を 完了するのを待機する(判断ブロック48)。プログラ ム・ルーチンの実行が完了すると、CPU20は、プロ グラム・ルーチンの実行中にDSPが発生したパラメー タ (あれば) をアップロードする (ブロック50)。C PU20はアップロードしたパラメータに基づいて、次 30 にDSP32a~32cが実行するプログラム・ルーチ ンを判断する(ブロック52)。アプリケーション・プ ログラムが完了していなかったときは、次のプログラム ・ルーチンをダウンロードする(ブロック44)。

)

【0032】本発明は従来技術より優れたいくつかの効 果を有する。アプリケーション・プログラムは、実行中 にプログラム・ルーチンをプログラム・メモリ28から VPB26へ転送する順序についてダイナミックに変更 することができる。CPU20は、プログラム・ルーチ ン及びデータをDSP32a~32cにより実行されな 40 ーチンを解釈するインタブリタを備えていることを特徴 いが、DSPがスクリプト・インタプリタ及び制御コー ドを実行することによって実行されるDSPメモリ34 a~34cの領域へ転送するので、アイドル/リセット ・ルーチンを必要としない。これが従来装置に関連した 問題を回避する。更に、疑似コードを転送するので、関 連するディジタル信号プロセッサ用の適当なスクリプト ・インタプリタ及び制御コードを整えることにより、異 なるハードウエアを用い、他のプラットフォームへ制御 コードを転送することができる。

請求の範囲により定義する本発明の精神及び範囲から逸 脱することなく、ここで種々の変更、置換、及び改造が 可能なことは、理解されるべきである。

【0034】以上の説明に関して更に以下の項を開示す る。

【0035】(1) ディジタル信号処理装置において、 ディジタル信号プロセッサと、前記ディジタル信号プロ セッサに接続されて前記ディジタル信号プロセッサによ り実行されるべきプログラム・コードを記憶する第1の メモリと、プログラム・ルーチンを記憶する第2のメモ リと、プログラム・ルーチンを前記第2のメモリから前 記第1のメモリへ転送させるように動作可能なインタフ ェース回路と、前記ディジタル信号プロセッサをアイド ル状態に設定することなく、転送を完了することができ るように、前記第2のメモリから前記第1のメモリへの プログラム・ルーチンの転送を制御する処理ユニットと を備えていることを特徴とする。

【0036】(2) 第1項記載のディジタル信号処理装 置において、前記プログラム・ルーチンは疑似コード・ フォーマットにより記憶されることを特徴とする。

【0037】(3) 第2項記載のディジタル信号処理装 置において、更に前記ディジタル信号プロセッサに接続 されて前記疑似コード・フォーマットのプログラム・ル とする。

[0038](4) 第3項記載のディジタル信号処理装 置において、前記インタブリタは前記第1のメモリに記 憶されたプログラムであることを特徴とする。

【0039】(5) 第3項記載のディジタル信号処理装 置において、更に前記ディジタル信号プロセッサに接続 されて所定の機能を実行させるための制御コードを備え ていることを特徴とする。

【0040】(6) 第5項記載のディジタル信号処理装 【0033】本発明を詳細に説明したが、付記する特許 50 置において、前記制御コードは前記第1のメモリに記憶 されることを特徴とする。

【0041】(7) 第1項記載のディジタル信号処理装置において、前記処理ユニットはマイクロプロセッサを備えていることを特徴とする。

【0042】(8) 第1項記載のディジタル信号処理装置において、前記インタフェース回路はバスを備えていることを特徴とする。

【0043】(9) ディジタル信号プロセッサを制御する方法において、第1のメモリにおけるアプリケーション・プログラムに関連した複数のプログラム・ルーチンを記憶するステップと、第1のメモリから前記ディジタル信号プロセッサに接続されている第2のメモリへプログラム・ルーチンを転送するステップと、前記ディジタル信号プロセッサをアイドル状態にすることなく、前記プログラム・ルーチンを完結できるように前記プログラム・ルーチンを解釈するインタプリタ・プログラムを実行するステップとを備えていることを特徴とする。

【0044】(10) 第9項記載のディジタル信号プロセッサを制御する方法において、前記記憶するステップは 疑似コード・フォーマットにより前記プログラム・ルー 20 チンを記憶するステップを備えていることを特徴とす

【0045】(11) 第10項記載のディジタル信号プロセッサを制御する方法において、前記実行するステップは前記インタプリタ・プログラムにより解釈されたコマンドに応答して前記第2のメモリに記憶されている制御コードを実行するステップを備えていることを特徴とする。

【0046】(12) 第9項記載のディジタル信号プロセッサを制御する方法において、更に、前記ディジタル信 30号プロセッサが前記プログラム・ルーチンの実行を完了したときを通知するステップを備えていることを特徴とする。

【0047】(13) 第12項記載のディジタル信号プロセッサを制御する方法において、更に、前記通知に応答して前記第1のメモリから前記第2のメモリにデータを転送するステップを備えていることを特徴とする。

【0048】(14) 第13項記載のディジタル信号プロセッサを制御する方法において、更に、前記第2のメモリに転送されたデータに応答して前記第2のメモリから前記第1のメモリに転送するための次のプログラム・ルーチンを判断するステップを備えていることを特徴とする。

【0049】(15) 第14項記載のディジタル信号プロセッサを制御する方法において、更に、前記データを前記第2のメモリに転送する前に、次に最も転送される可能性のあるプログラム・ルーチンを予測するステップを備えていることを特徴とする。

【0050】(16) 通信装置において、データ・ベース 管理装置と、前記データ・ベース管理装置に接続されて

前記データ・ベース管理装置と送受信するように動作可能なサービス制御回路と、前記制御回路に接続されてプログラム・ルーチンを記憶する第1のメモリと、前記サービス制御回路に接続されたディジタル信号プロセッサと、前記ディジタル信号プロセッサと、前記ディジタル信号プロセッサにより実行されるべきプログラム・コードを記憶する第2のメモリと、前記第2のメモリから前記第1のメモリへプログラム・ルーチンを転送可能にさせるように動作するインタフェース回路とを備えていることを特徴とする。

10

【0051】(17) 第16項記載の通信装置において、前記サービス制御回路はマイクロプロセッサと、前記マイクロプロセッサに接続された第3のメモリとを備えていることを特徴とする。

【0052】(18) 第17項記載の通信装置において、前記サービス制御回路は更に前記データ・ベース管理装置と通信をする通信回路を備えていることを特徴とする。

【0053】(19) 第16項記載の通信装置において、 前記プログラム・ルーチンは疑似コード・フォーマット により記憶されることを特徴とする。

【0054】(20) 第19項記載の通信装置において、 更に、前記ディジタル信号プロセッサに接続されて前記 疑似コードのプログラム・ルーチンを解釈するインタブ リタを備えていることを特徴とする。

【0055】(21) 第20項記載の通信装置において、前記インタブリタは前記第2のメモリに記憶されたプログラムを備えていることを特徴とする。

【0056】(22) 第20項記載の通信装置において、 更に、前記ディジタル信号プロセッサに接続されて所定 の機能を実行させるための制御コードを備えていること を特徴とする。

【0057】(23) 第22項記載の通信装置において、前記制御コードは前記第2のメモリに記憶されていることを特徴とする。

【0058】(24) メモリ34を接続したディジタル信号プロセッサ32がメモリ34のプログラム記憶領域42に記憶されたプログラム・ルーチンを解釈するプログラム・インタプリタ40を実行する。前記プログラム・ルーチンは大きなアプリケーション・プログラムの複数部分である。前記プログラム・ルーチンはCPU20の制御を介してダウンロードされ、前記CPU20はプログラム・ルーチンのライブラリを接続しているプログラム・メモリ28に記憶する。

【0059】 (関連出願) 本発明は、アインホルンほかにより、「ボイス・サービス・システムをプログラミングする方法及び装置 (Method and ApplicationFor Programming A Voice Services Systems)」と

50

(7)

特開平6-149760

11

題して1990年8月20日に出願された米国特許出願第569,676号、及びアインホルンほかにより、「音響サービス・システム(Voice Services System)」と題して1990年8月20日に出願された米国特許出願第569,677号に関す

【図面の簡単な説明】

る。

【図1】本発明を採用した電話システムのブロック図。

【図2】図1の電話機システムの更に詳細なブロック図。

【図3】本発明におけるボイス処理基板のブロック図。

【図4】 DSPメモリの分割を示す図。

【図5】 プログラム・ルーチンをディジタル信号プロセッサへダウンロードを説明するフローチャートを示す図。

【符号の説明】

20 CPU

28 プログラム・メモリ


32a~32c DSP


34a~34c メモリDSP


10 40 プログラム・インタプリタ

42 プログラム記憶部

【図1】







【図4】

